Global Sources
EET Times-Korea
 
EET Times-Korea > 제조/패키징
 
 
제조/패키징  

삼성과 케이던스, 20나노 디지털 디자인 방법론 선보여

게재: 2012년06월20일  인쇄  Bookmark and Share 가입 

키워드:더블 패터닝  20나노  프로세스  공정  IC 

[기사 요약] 케이던스 디자인 시스템은 삼성전자와 손 잡고 더블 패터닝(double patterning) 기술을 적용한 20나노(nm) 디자인 방법론을 선보인다고 발표하였다. 더블 패터닝은 고급 프로세스 노드에 필요한 고밀도 라우팅을 구현하는 것으로 리소그래피(lithography)의 새로운 핵심 기술이다. 더블 패터닝은 디자인 과정에서 각 금속 레이어를 칩 공정을 위해 두 개......
이 기사를 보려면 로그인하거나 가입해 주시기 바랍니다>>
 


이 기사를 추천한 독자 수 :   선호 기사에 추가
의견 쓰기 - 삼성과 케이던스, 20나노 디지털 디자...
메시지:  
*  앞으로 [0] 단어가 입력 가능합니다.
 
추천 기사

가장 많이 읽은 기사
 •  TI의 세이프티 마이크로컨트롤러, 설계 시간 가속화
 •  Micron의 20nm NAND 플래시, 고용량 엔터프라이즈 시스템에 통합
 •  이것이 바로 삼성 ‘갤럭시S3 미니’
 •  LG전자 옵티머스 G, 젤리빈 꿀꺽... 순차적 업그레이드
 •  파나소닉, LCD 패널 감산... 한국 반사 이익 누려
 •  日소프트뱅크, 美 스프린트 인수 합의