EDA/IP
»õ·Î¿î ¸Å½º¿÷½º MATLAB ¹× Simulink Á¦Ç°±º °ø°³
Ű¿öµå£ºFPGA ASIC ÀÓº£µðµå ¼ÒÇÁÆ®¿þ¾î °ËÁõ
[±â»ç ¿ä¾à] ¸Å½º¿÷½º´Â MATLAB ¹× Simulink Á¦Ç°±ºÀÇ ¸±¸®½º 2012a(R2012a)¸¦ ¹ßÇ¥Çß´Ù. À̹ø ¸±¸®½º¿¡¼´Â MATLAB ¹× Simulink¿¡¼ FPGA ¶Ç´Â ASICÀÇ ÇÁ·ÎÅäŸÀÔÈ ¹× ±¸ÇöÀ» À§ÇÑ HDL Äڵ带 »ý¼ºÇÏ´Â HDL Coder°¡ µµÀԵǾú°í, EDA Simulator Link¸¦ ´ëüÇϰí Altera FPGA HIL(hardware-in-the-loop)À» Áö¿øÇÏ´Â HDL Verifier°¡ Ãß°¡µÇ¾ú´Ù. R2012a¿¡¼´Â ¶ÇÇÑ ÀÓ......ÀÌ ±â»ç¸¦ º¸·Á¸é ·Î±×ÀÎÇϰųª °¡ÀÔÇØ Áֽñ⠹ٶø´Ï´Ù>>
|
ÀÌ¹Ì °¡ÀÔÇϼ̴ٸé? Èï¹Ì·Î¿î ÄÜÅÙÃ÷¸¦ º¼ ¼öÀÖ´Â ¸ðµç ·Î±×.
|
| °ü·Ã ÄÜÅÙÃ÷ | ¿À´ÃÀÇ ÇÖ ´º½º |
ÀÇ°ß ¾²±â - »õ·Î¿î ¸Å½º¿÷½º MATLAB ¹× Simulink ...
|
||||||||||||||


