FPGA/PLD 
폴트 커버리지 향상시키키 위한 DFT 규정들
키워드： fpga ram fpga asic fault coverage
[기사 요약] 이 기사는 폴트 커버리지 분석과 ASIC 디자인의 전체 스캔 검사의 시뮬레이션에 대한 두번째 기사이다.더 자세한 내용은 PDF 버전으로 제공되고 있습니다.|
아직 가입하지 않으셨습니까?
 간편한 등록으로 EETimes-Korea의 전문 정보 서비스를 바로 이용하세요. |
이미 가입하셨다면? 흥미로운 콘텐츠를 볼 수있는 모든 로그.
|
의견 쓰기 - 폴트 커버리지 향상시키키 위한 DFT 규...
|
